Faculté des sciences

Low-power architectures for single-chip digital image sensors

Tanner, Steve ; Pellandini, Fausto (Dir.)

Thèse de doctorat : Université de Neuchâtel, 2000 ; 1550.

Ce travail de recherche s'inscrit dans une collaboration académique et industrielle dont le cadre général est le développement de micro-systèmes à faible consommation et faible encombrement pour l'acquisition et le traitement d'images. De tels micro-systèmes sont constitués de différents sous-blocs de nature relativement différentes: acquisition de l'image (comprenant une optique... Plus

Ajouter à la liste personnelle
    Résumé
    Ce travail de recherche s'inscrit dans une collaboration académique et industrielle dont le cadre général est le développement de micro-systèmes à faible consommation et faible encombrement pour l'acquisition et le traitement d'images. De tels micro-systèmes sont constitués de différents sous-blocs de nature relativement différentes: acquisition de l'image (comprenant une optique classique et un senseur photo-électrique), traitement de l'image (correction, filtrage, compression, etc.), stockage, restitution ou transmission de l'information, contrôle, etc. La présente thèse réalisée à l'Institut de Microtechnique (Université de Neuchâtel, Suisse) concerne la partie acquisition de l'image et se focalise sur le développement d'architectures à faible consommation permettant la réalisation de senseurs d'image mono-composants entièrement numériques. Encore récemment, les applications portables dans le domaine de l'imagerie électronique étaient limitées par la consommation excessive du capteur d'images et de l'électronique associée. Or, à cause de l'explosion du multimédia et des appareils électroniques portables, le besoin de disposer de tels systèmes à faible consommation est très fort. Les senseurs d'image, longtemps réalisés en technologie CCD (Charge Coupled Device), sont de plus en plus fabriqués avec les technologies CMOS, qui ont énormément évolué. Les avantages en coût de fabrication et en consommation électrique sont importants, et une partie du traitement du signal venant du senseur d'image peut être intégré sur la même puce que ce dernier, en particulier sa conversion analogique / numérique (A/N). Les buts de ce travail de thèse sont de minimiser autant que possible la consommation électrique d'un tel circuit en travaillant sur le convertisseur analogique / numérique (CAN), sur l'architecture générale du senseur et sur l'intégration système du circuit. Dans une première partie du travail, des CAN à faible consommation adaptés pour les applications vidéo ont été développés et testés. Leur architecture parallèle permet d'une part une plus faible fréquence de travail (ce qui a un impact favorable sur la consommation) et d'autre part une meilleure compatibilité avec le senseur, dont la structure est intrinsèquement parallèle. Ensuite, le travail s'est focalisé sur les architectures de senseurs numériques à différents niveaux: interface senseur-CAN, modes d'adressage du senseur pour en minimiser la consommation, contrôle du circuit par une logique dédiée. Enfin, les principes architecturaux ont été validés par la réalisation, en collaboration avec le Centre Suisse d'électronique et de Microtechnique (CSEM), de deux senseurs d'images mono-composants entièrement numériques. Comparées à d'autres travaux utilisant des approches similaires, les deux réalisations se sont révélées être proches de la limite de performance maximale en termes de consommation électrique, tout en gardant une qualité d'image et une surface en silicium acceptables. Pour réduire encore la consommation électrique, de nouvelles approches doivent être envisagées, basées sur une réduction drastique de la tension d'alimentation et sur une intégration accrue, sur le même circuit, d'unités de traitement du signal, afin de réduire la quantité d'information à transmettre à l'extérieur.
    Summary
    This research work is part of an academic and industrial collaboration whose main theme is the development of low-power, small-size micro-systems for the acquisition and processing of images. Such micro-systems are made with sub-blocks of different nature: image acquisition (with its optics and solid-state sensor), image processing (correction, filtering, compression), data storage, restitution and transmission, etc. This thesis, realised at the Institute of Microtechnology (University of Neuchâtel, Switzerland), deals with the image acquisition block and focuses on the development of low-power architectures allowing the realisation of single-chip digital image sensors. Until recently, applications in portable electronic imaging were limited by the excessive power consumption of the image sensor and related electronic equipment. However, due to the tremendous growth of multimedia and battery-powered electronic devices, the need to dispose with such low-power image acquisition systems has become very great. Traditionally realised in CCD (Charge Coupled Device) technology, solid-state image sensors are today more and more fabricated with CMOS technologies. An important gain in power consumption and manufacturing costs is achieved, and part of the image processing related hardware can be integrated on the same chip than the sensor itself, particularly the analog to digital conversion of the signal. The main objective of this thesis is to minimise power consumption of such a circuit at different levels: A/D conversion, sensor general architecture and circuit system integration. In the first part of the work, low-power Analog-to-Digital Converters (ADCs) adapted for video applications were developed, integrated and tested. Their parallel architecture allows a lower working frequency (with a favourable impact on power consumption) and a better compatibility with the inherently parallel output data structure of the sensor. Next, the work was focused on digital sensor architectures at different levels: sensor-ADC interface, sensor addressing modes for minimising power consumption, circuit control through dedicated on-chip circuitry. Finally, the developed approaches were validated through the realisation, in collaboration with the "Centre Suisse d'électronique et de Microtechnique" (CSEM), of two single-chip digital image sensors. Compared to other realisations relying on relatively similar approaches, the two realisations have been shown to approach the lowest limit in terms of power consumption, while maintaining acceptable image quality and die area. In order to reduce further power consumption, new approaches need to be investigated, based on drastic voltage supply reduction and increased on-chip signal processing features for reducing the amount of data needing to be transferred outside the chip.